Dipl.-Inf. Martin Zabel

Effiziente Mehrkernarchitektur für eingebettete Java-Bytecode-Prozessoren

Dokumente und Dateien

Hinweis

Bitte nutzen Sie beim Zitieren immer folgende Url:

http://nbn-resolving.de/urn:nbn:de:bsz:14-qucosa-84156

Kurzfassung in Deutsch

Die Java-Plattform bietet viele Vorteile für die schnelle Entwicklung komplexer Software. Für die Ausführung des Java-Bytecodes auf eingebetteten Systemen eignen sich insbesondere Java-(Bytecode)-Prozessoren, die den Java-Bytecode als nativen Befehlssatz unterstützen. Die vorliegende Arbeit untersucht detailliert die Gestaltung einer Mehrkernarchitektur für Java-Prozessoren zur effizienten Nutzung der auf Thread-Ebene ohnehin vorhandenen Parallelität eines Java-Programms. Für die Funktionalitäts- und Leistungsbewertung eines Prototyps wird eine eigene Trace-Architektur eingesetzt. Es wird eine hohe Leistungssteigerung bei nur geringem zusätzlichem Hardwareaufwand erzielt sowie eine höhere Leistung als bekannte alternative Ansätze erreicht.

weitere Metadaten

Schlagwörter
(Deutsch)
Java-Bytecode-Prozessor, Mehrkernprozessor, Eingebettetes System
Schlagwörter
(Englisch)
Java-Bytecode-Processor, Multi-Core, Embedded System
SWD SchlagworteMehrkernprozessor, Java, Byte-Code, Eingebettetes System
DDC Klassifikation004
RVK KlassifikationST 153, ST 170
Institution(en) 
HochschuleTechnische Universität Dresden
FakultätFakultät Informatik
ProfessurProfessur für VLSI-Entwurfssysteme, Diagnostik und Architektur
BetreuerProf. Dr.-Ing. habil. Rainer G. Spallek
GutachterProf. Dr.-Ing. habil. Rainer G. Spallek
Prof. Dr.-Ing. habil. Djamshid Tavangarian
DokumententypDissertation
SpracheDeutsch
Tag d. Einreichung (bei der Fakultät)26.07.2011
Tag d. Verteidigung / Kolloquiums / Prüfung16.12.2011
Veröffentlichungsdatum (online)21.02.2012
persistente URNurn:nbn:de:bsz:14-qucosa-84156

Hinweis zum Urheberrecht

Diese Website ist eine Installation von Qucosa - Quality Content of Saxony!
Sächsische Landesbibliothek Staats- und Universitätsbibliothek Dresden